## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-125066

(43)Date of publication of application: 17.05.1996

(51)Int.CI.

H01L 23/12

H01L 23/28

(21)Application number: 06-284536

(71)Applicant: DAINIPPON PRINTING CO LTD

(22)Date of filing:

26.10.1994

(72)Inventor: YAGI YUTAKA


**MORITA MICHIHIKO** 


# (54) RESIN-SEALED SEMICONDUCTOR DEVICE AND LEAD FRAME USED FOR IT, AND MANUFACTURE OF RESIN-SEALED SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To raise occupancy rate of a chip and to miniaturize a semiconductor device by fixing a plurality of lead parts wherein an inside terminal part and an outside terminal part are integrated to a semiconductor element surface through an insulation adhesive layer and by connecting an outside electrode part consisting of solder to an outside terminal part.

CONSTITUTION: A plurality of lead parts 102 wherein an inside terminal part 102A, an outside terminal part 102B and a connection lead part 102C are integrated are sealed and provided to a terminal side surface of a semiconductor element 101 through an insulation adhesive layer 104. An outside electrode 106 consisting of solder for mounting on a circuit substrate, etc., is connected to an outside terminal part 102B of each of a plurality of leads 102. At least a part of the outside electrode 106 consisting of solder is provided to be exposed to an outside from a resin part 105. Thereby, it is possible to raise occupation rate of a chip in a package size of a semiconductor device to correspond to miniaturization of a semiconductor device and to reduce the mounting area of the semiconductor device on a circuit substrate.





## LEGAL STATUS

[Date of request for examination]

23.08.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3475306

[Date of registration]

26.09.2003

[Number of appeal against examiner's decision of rejection]

rejectionj

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公園番号

# 特開平8-125066

(43)公開日 平成8年(1996)5月17日

(51) Int.Cl.6

識別記号

庁内整理番号

FI

技権表示箇所

H01L 23/12

23/28

A. 6921-4E

HO1L 23/12

L

審査請求 未請求 請求項の数4 FD (全 7 頁)

(21)出顧番号

特顯平6-284536

(22)出願日

平成6年(1994)10月26日

(71)出額人 000002897

大日本印刷株式会社

東京都新宿区市谷加賀町一丁目1番1号

(72)発明者 八木 裕

東京都新宿区市谷加賀町一丁目1番1号

大日本印刷株式会社内

(72)発明者 森田 道彦

東京都新宿区市谷加賀町一丁目1番1号

大日本印刷株式会社内


(74)代理人 弁理士 小西 淳美


# (54) 【発明の名称】 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法

#### (57)【要約】

【目的】 更なる樹脂封止型半導体装置の高集積化、高機能化が求められている中、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、同時に従来のTSOP等の小型パッケージに困難であった更なる多ピン化を実現した樹脂封止型半導体装置を提供する。

【構成】 半導体素子の端子側の面に、半導体素子の端子を電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とした複数のリード部とを、絶縁接着材層を介して、固着して設けており、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、少なくとも前記半田からなる外部電極の一部は樹脂部より外部に露出させて設けている。





10

#### 【特許請求の範囲】

【請求項1】 半導体素子の端子側の面に、半導体素子の端子と電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体としたリード部を複数個、絶縁接着材層を介して、固着して設けており、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、少なくとも前記半田からなる外部電極の一部は樹脂部より外部に露出させて設けていることを特徴とする樹脂封止型半導体装置。

【請求項2】 請求項1において、半導体素子の端子は 半導体素子の端子面の一対の辺の略中心部線上にそって 配置されており、リード部は複数の端子を挟むように対 向し前記一対の辺に沿い設けられていることを特徴とす る樹脂封止型半導体装置。

【請求項3】 半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リ 20 ード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、対向し先端部同士で連結部を介して接続する一対の内部端子部を複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けていることを特徴とするリードフレーム。

【請求項4】 半導体素子の端子側の面に、半導体素子 の端子と電気的に結線するための内部端子部と、半導体 **素子の端子側の面へ直交して外部へと向く外部回路への 30** 接続のための外部端子部と、前記内部端子部と外部端子 部とを連結する接続リード部とを一体とした複数のリー ド部とを、絶縁接着材層を介して、固着して設けてお り、且つ、回路基板等への実装のための半田からなる外 部電極を前記複数の各リードの外部端子部に連結させ、 少なくとも前記半田からなる外部電極の一部は樹脂部よ り外部に露出させて設けている樹脂封止型半導体装置の 製造方法であって、少なくとも、(A)エッチング加工 にて、半導体素子の端子と電気的に結線するための内部 端子部と、外部回路と接続するための外部端子部と、前 40 記内部端子部と外部端子部とを連結する接続リード部と を一体とし、該外部端子部を、接続リード部を介して、 リードフレーム面から直交する一方向側に突出させ、対 向し先端部同士で連結部を介して接続する一対の内部端 子部を複数設けており、且つ、各外部端子部の外側で、 接続リード部と連結し、一体として全体を保持する外枠 部を設けているリードフレームを作製する工程、(B) 前記リードフレームの外部端子部側でない面(裏面)に 絶縁材を設け、打ち抜き金型により、対向する内部端子 部同士を接続する連結部と該連結部に対応する位置に設 50 けられた絶縁材とを打ち抜き、リードフレームの打ち抜かれた部分が半導体素子の端子部にくるようにして、前記接着材を介して、リードフレーム全体を半導体素子へ搭載する工程、(C)リードフレームの外枠部を含む不要の部分を打ち抜き金型により切断除去する工程、

(D) 半導体素子の端子部と、切断されて、半導体素子へ搭載された内部端子部の先端部とをワイヤボンデイングした後に、樹脂により外部端子部面のみを外部に露出させて全体を封止する工程、(E) 前記外部に露出した外部端子部面に半田からなる外部電極を作製する工程、とを含むことを特徴とする樹脂封止型半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体素子を搭載する 樹脂封止型の半導体装置(プラスチックパッケージ)に 関し、特に、実装密度を向上させ、且つ、多ピン化に対 応できる半導体装置とその製造方法に関する。

#### [0002]

【従来の技術】近年、半導体装置は、高集積化、小型化 技術の進歩と電子機器の高性能化と軽薄短小化の傾向 (時流)から、LSIのASICに代表されるように、 ますます高集積化、高機能化になってきている。これに 伴い、リードフレームを用いた封止型の半導体装置プラ スチックパッケージにおいても、その開発のトレンド が、SOJ (Small OutlineJ-Lead ed Package) やQFP (Quad Flat Package) のような表面実装型のパッケージを 経て、TSOP(Tin Small Outline Package) の開発による薄型化を主軸としたパ ッケージの小型化へ、さらにはパッケージ内部の3次元 化によるチップ収納効率向上を目的としたLOC(Le ad On Chip)の構造へと進展してきた。しか し、樹脂封止型半導体装置パッケージには、高集積化、 高機能化とともに、更に一層の多ピン化、薄型化、小型 化が求めらており、上記従来のパッケージにおいてもチ ップ外周部分のリードの引き回しがあるため、パッケー ジの小型化に限界が見えてきた。また、TSOP等の小 型パッケージにおいては、リードの引き回し、ピンピッ チから多ピン化に対しても限界が見えてきた。

#### [0003]

【発明が解決しようとする課題】上記のように、更なる 樹脂封止型半導体装置の高集積化、高機能化が求められ ており、樹脂封止型半導体装置パッケージの一層の多ピ ン化、薄型化、小型化が求められている。本発明は、こ のような状況のもと、半導体装置パッケージサイズにお けるチップの占有率を上げ、半導体装置の小型化に対応 させ、回路基板への実装面積を低減できる、即ち、回路 基板への実装密度を向上させることができる樹脂封止型 半導体装置を提供しようとするものである。また、同時 3

に従来のTSOP等の小型パッケージに困難であった更なる多ピン化を実現しようとするものである。

#### [0004]

【課題を解決するための手段】本発明の樹脂封止型半導 体装置は、半導体素子の端子側の面に、半導体素子の端 子と電気的に結線するための内部端子部と、半導体素子 の端子側の面へ直交して外部へと向く外部回路への接続 のための外部端子部と、前記内部端子部と外部端子部と を連結する接続リード部とを一体とした複数のリード部 とを、絶縁接着材層を介して、固着して設けており、且 つ、回路基板等への実装のための半田からなる外部電極 を前記複数の各リードの外部端子部に連結させ、少なく とも前記半田からなる外部電極の一部は樹脂部より外部 に露出させて設けていることを特徴とするものである。 尚、上記において、内部端子部と外部端子部とを一体と した複数のリード部の配列を半導体素子の端子側面上に 二次元的に配列し、外部電極部を半田ボールにて形成す ることによりBGA(Ball Grid Arra y) タイプの樹脂封止型半導体装置とすることもでき

【0005】そして、上記において、半導体素子の端子 は半導体素子の端子面の一対の辺の略中心部線上にそっ て配置されており、リード部は複数の端子を挟むように 対向し前記一対の辺に沿い設けられていることを特徴と するものである。また、本発明のリードフレームは、樹 脂封止型半導体装置用のリードフレームであって、半導 体素子の端子と電気的に結線するための内部端子部と、 外部回路と接続するための外部端子部と、前記内部端子 部と外部端子部とを連結する接続リード部とを一体と し、該外部端子部を、接続リード部を介して、リードフ レーム面から直交する一方向側に突出させ、対向し先端 部同士で連結部を介して接続する一対の内部端子部を複 数設けており、且つ、各外部端子部の外側で、接続リー ド部と連結し、一体として全体を保持する外枠部を設け ていることを特徴とするものである。尚、上記リードフ レームにおいて、内部端子部と外部端子部とそれを連結 する接続リード部とを一体とした組みを複数リードフレ ーム面に二次元的に配列するして形成することによりB GA(Ball Grid Array)タイプの樹脂 封止型半導体装置用のリードフレームとすることもでき **3**.

【0006】本発明の樹脂封止型半導体装置の製造方法は、半導体素子の端子側の面に、半導体素子の端子と電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とした複数のリード部とを、絶縁接着材層を介して、固着して設けており、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、少なくとも前

記半川からなる外部電極の一部は樹脂部より外部に露出 させて設けている樹脂封止型半導体装置の製造方法であ って、少なくとも、(A)エッチング加工にて、半導体 素子の端子と電気的に結線するための内部端子部と、外 部回路と接続するための外部端子部と、前記内部端子部 と外部端子部とを連結する接続リード部とを一体とし、 該外部端子部を、接続リード部を介して、リードフレー ム面から直交する一方向側に突出させ、対向し先端部同 士で連結部を介して接続する一対の内部端子部を複数設 けており、且つ、各外部端子部の外側で、接続リード部 と連結し、一体として全体を保持する外枠部を設けてい るリードフレームを作製する工程、(B) 前記リードフ レームの外部端子部側でない面(裏面) に絶縁材を設 け、打ち抜き金型により、対向する内部端子部同士を接 続する連結部と該連結部に対応する位置に設けられた絶 縁材とを打ち抜き、リードフレームの打ち抜かれた部分 が半導体素子の端子部にくるようにして、前記接着材を 介して、リードフレーム全体を半導体素子へ搭載する工 程、(C)リードフレームの外枠部を含む不要の部分を 打ち抜き金型により切断除去する工程、(D)半導体素 子の端子部と、切断されて、半導体素子へ搭載された内 部端子部の先端部とをワイヤボンデイングした後に、樹 脂により外部端子部面のみを外部に露出させて全体を封 止する工程、(E)前記外部に露出した外部端子部面に 半田からなる外部電極を作製する工程、とを含むことを 特徴とするものである。

### [0007]

20 -

50

【作用】本発明の樹脂封止型半導体装置は、上記のよう な構成にすることにより、半導体装置パッケージサイズ におけるチップの占有率を上げ、半導体装置の小型化に 対応できるものとしている。即ち、半導体装置の回路基 板への実装面積を低減し、回路基板への実装密度の向上 を可能としている。詳しくは、内部端子部、外部端子部 とを一体とした複数のリード部を半導体素子面に絶縁接 着材層を介して固定し、前記外部端子部に半田からなる 外部電極部を連結させていることより、装置の小型化を 達成している。そして、上記半田からなる外部電極部 を、半導体素子面に略平行な面で二次元的に配列するこ とにより、半導体装置の多ピン化を可能としている。半 田からなる外部電極部を半田ボールとし、二次元的に該 外部電極部を配列した場合にはBGAタイプとなり、半 導体装置の多ピン化にも対応できる。また、上記におい て、半導体素子の端子が半導体素子の端子面の一対の辺 の略中心部線上にそって配置され、リード部は複数の端 子を挟むように対向し前記一対の辺に沿い設けられてお り、簡単な構造とし、量産性に適した構造としている。 本発明のリードフレームは、上記のような構成にするこ とにより、上記樹脂封止型半導体装置の製造を可能とす るものであるが、通常のリードフレームと同様のエッチ ング工程の中で、ハーフエッチングを用いて作製するこ

30

とができる。本発明の樹脂封止型半導体装置の製造方法は、上記リードフレームを用いて、リードフレームの外部端子部側でない面(裏面)に絶縁材を設け、打ち抜き金型により、対向する内部端子部同士を接続する連結部と該連結部に対応する位置に設けられた絶縁材とを打ち抜き、リードフレームの打ち抜かれた部分が半導体素子の端子部にくるようにして、前記接着材を介して、リードフレーム全体を半導体素子へ搭載し、リードフレームの外枠部を含む不要の部分を打ち抜き金型により切断除去することにより、内部端子と外部端子を一体とした組みを多数半導体装置上に搭載した、本発明の、半導体装置の小型化が可能な、且つ、多ピン化が可能な樹脂封止

型半導体装置の作製を可能としている。

#### [0008]

【実施例】本発明の樹脂封止型半導体装置の実施例を以 下、図にそって説明する。図1 (a)は本実施例樹脂封 止型半導体装置の断面概略図であり、図1(b)は要部 の斜視図である。図1中、100は樹脂封止型半導体装 置、101は半導体素子、102はリード部、102A は内部端子部、102Bは外部端子部、102Cは接続 リード部、101Aは端子部(パッド部)、103はワ イヤ、104は絶縁接着材、105は樹脂部、106は 半田 (ペースト) からなる外部電極である。本実施例樹 脂封止型半導体装置は、後述するリードフレームを用い たもので、内部端子部102A、外部端子部102Bを 一体としたし字型のリード部102を多数半導体素子1 01上に絶縁接着材104を介して搭載し、且つ、外部 端子部102B先に半田からなる外部電極を樹脂部10 5より外部へ突出させて設けた、パッケージ面積が略半 導体装置の面積に相当する樹脂封止型半導体装置であ り、回路基板へ搭載される際には、半田(ペースト)を 溶解、固化して、外部端子部102Bが外部回路と電気 的に接続される。本実施例樹脂封止型半導体装置は、図 1(b)に示すように、半導体素子101の端子部(パ ッド部) 101Aは半導体素子の中心線しはさみ対向し て2個づつ、中心線しに沿って配置されており、リード 部102も、内部端子部102Aが前記端子部(パッド 部)に沿った位置に半導体素子101の面の外側に中心 線を挟み対向するように配置されている。外部端子部1 02Bは内部端子部102Aから接続リード部102C を介して離れて位置し、ほぼ半導体素子の側面までに達 した位置で半導体素子面に直交する方向に、接続リード 102CがL字に曲がり、外部端子部102Bはその先 端に位置し、半導体素子の面に平行な面方向で一次元的 な配列をしている。即ち、中心線Lを挟み2列の外部端 子部102Bの配列を設けている。そして、各外部端子 部に連結させ、半田(ペースト)からなる外部電極10 6を樹脂部105より外部に露出させて設けている。 尚、絶縁接着材104としては、100 m 厚のポリイ

社製)を用いたが、他には、シリコン変成ポリイミド I TA1715 (住友ベークライト株式会社) や熱硬化型 接着剤HG5200 (巴川製紙株式会社株製)等がが挙 げられる。上記実施例では、半田ペーストからなる外部 電極であるが、この部分は半田ボールに代えても良い。 尚、本実施例樹脂封止型半導体装置は、上記のように、 パッケージ面積が略半導体装置の面積に相当する、面積 的に小型化されたパッケージであるが、厚み方向につい ても、略1.0mm厚以下にすることができ、薄型も同 時に達成できるものである。本実施例においては外部電 極部を、半導体素子の端子部 (パッド部) に沿い2列に 配列したが、半導体素子の端子の位置を二次元的に配置 し、内部端子部と外部端子部との一体となった組みを複 数、半導体素子の端子面側に二次元的に配列して搭載す ることにより、半導体素子の、一層の多ピン化に十分対 応できる。

【0009】次いで、本発明のリードフレームの実施例 を挙げ、図にもとづいて説明する。本実施例リードフレ ームは、上記実施例半導体装置に用いられたものであ る。図2は実施例リードフレームの平面図を示すもの で、図2中、200はリードフレーム、201は内部端 子部、202は外部端子部、203は接続リード部、2 04は連結部、205は外枠部である。リードフレーム は42合金(Ni42%のFe合金)からなり、リード フレームの厚さは、内部端子部のある薄肉部で0.05 mm、外部端子部のある厚肉部でO.2mmである。内 部端子部の対向する先端部同士を連結する連結部205 も薄肉(O. O5mm厚)に形成されており、後述する 半導体装置を作製する際の打ち抜き金型にて打ち抜きし 易い構造となっている。本実施例では外部端子部202 は丸状であるが、これに限定はされない。また、リード フレーム素材として42合金を用いたがこれに限定され ない。銅系合金でも良い。

【0010】次に、上記実施例リードフレームの製造方法を図を用いて簡単に説明する。図4は本実施例リードフレームを製造した工程を示したものである。先ず、42合金(Ni42%のFe合金)からなる、厚さ0.2mmのリードフレーム素材300を準備し、板の両面を脱脂等を行い良く洗浄処理した(図3(a))後、リードフレーム素材300の両面に感光性のレジスト301を塗布し、乾燥した。(図3(b))

次いで、リードフレーム素材300の両面から所定のパターン版を用いてレジストの所定の部分のみに露光を行った後、現像処理し、レジストパターン301Aを形成した。(図3(c))

子部102Bの配列を設けている。そして、各外部端子 尚レジストとてしは東京応化株式会社製のネガ型液状レ部に連結させ、半田(ペースト)からなる外部電極10 ジスト(PMERレジスト)を使用した。次いで、レジ 6を樹脂部105より外部に露出させて設けている。 ストパターン301Aを耐腐蝕性膜として、57°C、尚、絶縁接着材104としては、100μm厚のポリイ 48ボーメの塩化第二鉄水溶液にて、リードフレーム素 ミド系の熱可塑性接着剤HM122C(日立化成株式会 50 材300の両而からスプレイエッチングして、外形形状

の平面図が図2に示されるリードフレームを作製した (図3(d))。図2(b)のは、図2のA1-A2に おける断面図である。この後、レジストを剥膜した後、 洗浄処理を施した後、所定の箇所(内部端子部分を含む 領域)のみに金メッキ処理を行った。(図3(e)) 尚、上記リードフレームの製造工程においては、図2 (b) に示すように、厚肉部と薄肉部を形成するため、 外部端子形成面側からのエッチング(腐蝕)を多く行 い、反対面側からは少なめにエッチング(腐蝕)を行っ た。また、金メッキに代え、銀メッキやパラジウムメッ 10 量の半田が得られれば良い。 キでも良い、上記のリードフレームの製造方法は、1ケ の半導体装置を作製するために必要なリードフレーム1 ケの製造方法であるが、通常は生産性の面から、リード フレーム素材をエッチング加工する際、図2に示すリー ドフレームを複数個面付けした状態で作製し、上記の工 程を行う。この場合は、図2に示す外枠部205の一部 に連結する枠部 (図示していない) をリードフレームの 外側に設けて面付け状態とする。

【0011】次に、上記のようにして作製されたリード フレームを用いた、木発明の樹脂封止型半導体装置の製 20 造方法の実施例を図にそって説明する。図4は、本実施 例樹脂封止型半導体装置の製造工程を示すものである。 図3に示すようにして作製されたリードフレーム400 の外部端子部402形成面(表面)と対向する裏面に、 ポリイミド系熱硬化型の絶縁接着材 (テープ) 401 (日立化成株式会社製、HM122C)を、400° C、6 Kg/m² で1. 0秒熱圧着して貼りつけた(図 4 (a)). この状態の平面図を図5に示す。この後打 ち抜き金型405A、405Bにて(図4(b))、対 向する内部端子部の先端部を連結する連結部403と、 その部分の絶縁接着材(テープ)401とを打ち抜い た。(図4(c))

次いで、外枠打ち抜きおよび圧着用金型406A、40 6Bを用い、外枠部404を含む不要の部分を切り離す (図4(d))と同時に、絶縁接着材404を介して半 導体素子407上にリード部408の熱圧着を行った。 (図4(e))

尚、この図4(d)に示す、接続リードと連結してリー ドフレーム全体を支えている外枠部204を含む不要の 部分を切り離しは、樹脂封止した後に行っても良い。こ 40 の場合には、通常の単層リードフレームを用いたQFP パッケージ等のようにダムバー(図示していない)を設 けると良い。リード部410を半導体素子411へ搭載 した後、ワイヤー414により、半導体素子の端子(パ ッド) 411Aとリード部410の内部端子410Aと を電気的に結線した。(図4(f)) その後、所定の金型を用い、エポキシ系の樹脂415で

リード部410の外部端子部410Bのみを露出させ て、全体を封止した。(図4(g))

ここでは、専用の金型(図示していない)を用いたが、

所定の面(外部端子部)を残し樹脂封止できれば、必ず しも金型は必要としない、次いで、露出されている外部 端子部410B上に半田ペーストをスクリーン印刷によ り塗布し、半田(ペースト)からなる外部電極416を 作製し、本発明の樹脂封入止型半導体装置を作製した。 (図4(h))

尚、半田からなる外部電極416の作製は、スクリーン 印刷に限定されるものではなく、リフローまたはポッテ イング等でも、回路基板と半導体装置との接続に必要な

#### [0012]

【発明の効果】本発明は、上記のように、更なる樹脂封 止型半導体装置の高集積化、高機能化が求められる状況 のもと、半導体装置パッケージサイズにおけるチップの 占有率を上げ、半導体装置の小型化に対応させ、回路基 板への実装面積を低減できる、即ち、回路基板への実装 密度を向上させることができる導体装置の提供を可能と したものであり、同時に従来のTSOP等の小型パッケ ージに困難であった更なる多ピン化を実現した樹脂封止 型半導体装置の提供を可能としたものである。

#### 【図面の簡単な説明】

【図1】実施例の樹脂封入型半導体装置の概略断面図及 び要部概略図

- 【図2】実施例のリードフレームの平面図
- 【図3】実施例のリードフレームの製造工程図
- 【図4】実施例の樹脂封止型半導体装置の製造工程図
- 【図5】実施例のリードフレームに絶縁接着材を貼りつ けた状態の平面図


#### 【符号の説明】


•	【付ランはたり】	
30	100	樹脂封止型半導体装置
	101	半導体素子
	101A	端子部(パッド部)
	102	リード部
	102A	内部端子部
	102B	外部端子部
	102C	接続リード部
	103	ワイヤ
	104	絶縁接着材
	105	樹脂部
40	106	半田(ペースト)からなる外部
	電極	
	200	リードフレーム
	201	内部端子部
	202	外部端子部
	203	接続リード部
	204	連結部
	205	外枠部
	300	リードフレーム業材
	301	レジスト
50	301A	レジストパターン


•	9		1 0
303A	内部端子部	105A, 105B	打ち抜き金型
303B	外部端子部	406A, 406B	外枠打ち抜きおよび圧着用金型
304	連結部	410	リード部
305	金メッキ部	410A	内部端子部
306	外枠部	410B	外部端子部
400	リードフレーム	410C	接続リード部
401	絶縁接着材(テープ)	411	半導体素子
402	外部端子部	411A	ワイヤー
403	連結部	415	樹脂


## [図1]

# 【図2】









402 内部電子部

401 絶線接着材

(0)